MIPS整合芯片的FPGA设计与实现

摘要：

本文介绍了一个基于FPGA的北桥芯片设计,并集成了部分南桥芯片的功能,实现了一个功能完整、结构简单、易于扩展的整合芯片.该芯片使用XilinxXCV600E综合实现,其中Wishbone总线可以稳定运行在83MHz,PCI总线可以达到66MHz,SDRAM接口可以达到100MHz,基本满足实用的要求.本文的主要内容包括芯片的体系结构、设计中的关键技术以及后期验证调试过程.

关键词： MIPS 微处理器 芯片 Wishbone总线 总线仲裁 功能测试

作者: 徐涛 李炯亮 熊伟伟 汪东升

作者单位: 清华大学计算机科学与技术系,北京,100084

会议类型: 国内会议

会议名称: 2004年全国计算机体系结构学术会议

会议地点: 济南

会议语种:中文

页码: 173-176

在线出版日期: 2004-08-05（万方平台首次上网日期，不代表论文的发表时间）