迭代均衡接收机中TURBO译码器的FPGA实现

摘要：

针对迭代均衡接收机中的Turbo译码器,本文重点讨论了其基于滑动窗的Log-Map算法的FPGA实现方案.该方案采用流水线和多时钟设计,提高了译码的速度:同时通过加滑动窗和对关键模块的复用,降低了系统成本.整个设计采用VerilogHDL语言,并在Xilnx的VirtexIIpro系列上得到了实现.

关键词： 迭代均衡接收机 Turbo译码器 Log-MAP算法 FPGA 滑动窗

作者: 钟秋萍 衡伟

作者单位: 东南大学,移动通信国家重点实验室,江苏,南京,210096

会议类型: 国内会议

会议名称: 中国电子学会第十一届青年学术年会

会议地点: 济南

会议语种:中文

页码: 475-479

在线出版日期: 2005-09-01（万方平台首次上网日期，不代表论文的发表时间）