Design and Simulation of a Novel 2.4GHz CMOS Low Noise Amplifier
本文使用台积电0.18μmCMOS制程设计2.4GHz的低噪声放大器,并以AdvancedDesignSystem(ADS)软件进行模拟.所设计的电路可提供25.9dB的增益、-28dB的输入反射损失(inputreturnloss,S11)、-34.8dB的输出反射损失(outputreturnloss,S22)、-68.5dB的输入端与输出端隔离度(reverseisolation,S12)、2.4dB的噪声指数(noisefigure)、-15dBm的第三阶截断点(IIP3)、-21dBm的1-dB压缩点(1-dBcompressionpoint)及21.2mW的功率消耗(powerdissipation).
无线通讯 CMOS 低噪声放大器 1-dB压缩点
郑益昌 纪忠志 杨信佳 宋大伟 詹国裕
万能科技大学光电工程系 明新科技大学电子工程系
国内会议
北京
英文
156-160
2005-08-27(万方平台首次上网日期,不代表论文的发表时间)