芯片氧化层静电放电击穿模型研究

摘要：

提出了芯片门电路硅氧化层静电放电介质击穿的物理模型.并使用该模型讨论了介质击穿场强与介质厚度的关系,讨论了介质击穿电压与ESD(静电放电)敏感度的尺寸效应,对于厚度为0.01μm、面积为9.09×10-6cm2氧化层,其击穿电压约为208V;若面积不变,厚度缩小为原来的1/10,则其击穿电压降为160V;若面积也等比例缩小,则击穿电压降为20V,其结果是耐ESD的能力大幅度降低.

关键词： 介质击穿 ESD技术 芯片氧化层 静电放电击穿 物理模型

作者: 孙可平 李学文

作者单位: 上海海事大学,电磁兼容与静电研究室,上海,200135

会议类型: 国内会议

会议名称: 中国物理学会静电专业委员会第十二届学术年会

会议地点: 青岛

会议语种:中文

页码: 24-27

在线出版日期: 2005-10-01（万方平台首次上网日期，不代表论文的发表时间）