Turbo编码器IP核测试平台的设计与实现

摘要：

本文基于FPGA设计了turbo编码器IP核,并在此基础上设计并实现了IP核的测试平台.为了达到实时处理的要求,芯片必须工作在较高的频率之下,为此本文在设计中采用了流水线技术.该测试平台包含两块AlteraSOPC开发板,并可以被扩展用于各种高速的IP核测试.

关键词： turbo编码器 测试平台 IP核 SOPC

作者: 李明 武凯 张金艺 冉峰

作者单位: 上海大学微电子研究与开发中心,上海,200072

会议类型: 国内会议

会议名称: 2005年全国测控、计量、仪器仪表学术年会

会议地点: 宜昌

会议语种:中文

页码: 504-507

在线出版日期: 2005-10-01（万方平台首次上网日期，不代表论文的发表时间）