基于FPGA的通用RS编解码器的VHDL设计方法

摘要：

本文利用VHDL中的枚举和函数重载功能定义伽罗华域中的各种”+”、”-”、”×”、”÷”运算,并且自定义了BCH解码中用到的函数和数据结构.这使得编写的程序更加接近理论上对RS码的描述,从而增加可读性,并且在程序调试时减少了工作量,提高了效率.仿真结果表明该方法具有实现容易的特点.

关键词： Reed-Solomon码 VHDL 伽罗华域 函数重载 数字通信系统 编解码器 FPGA

作者: 梁炜新 王群生 牟刚

作者单位: 华南理工大学电子与信息学院,广州,510641

会议类型: 国内会议

会议名称: 第八届国际广播电视技术讨论会(ISBT’2003)

会议地点: 北京

会议语种:中文

页码: 40-44

在线出版日期: 2003-08-23（万方平台首次上网日期，不代表论文的发表时间）