演化硬件在容错设计中的应用

摘要：

本文针对使用全等功能三模块冗余(TMR)技术实现容错设计问题,阐述了通过基于FPGA的演化电路设计,将演化硬件技术与容错技术结合,实现具有自重配、自恢复能力的容错表决机制的设计实现方法.

关键词： 容错设计 三模块冗余 多数表决器 演化硬件

作者: 王国庆 张剑炜 赵强 原亮

作者单位: 军械工程学院计算机教研室(石家庄)

会议类型: 国内会议

会议名称: 中国兵工学会第十二届测试技术学术年会

会议地点: 广西北海

会议语种:中文

页码: 11-14

在线出版日期: 2004-08-01（万方平台首次上网日期，不代表论文的发表时间）