微波DDS-PLL频率合成器研究

摘要：

本文介绍了采用直接数字频率合成器(DDS)激励锁相环(PLL)的方案构成微波锁相源的实验研究,分析了设计DDS-PLL频率合成器应注意的问题,对杂散抑制技术和PLL的结构进行了阐述,特别对系统设计的关键问题提出了一些见解.所设计的微波DDS-PLL频率合成器指标为:工作频率范围620MHz~684MHz,50MHz内杂散达到-76dBc,相位噪声优于-105dBc/Hz@10kHz, 输出功率-15dBm.只需修改单片机的控制程序,就可实现锁相源的跳频输出,构成跳频锁相源.

关键词： 微波 频率合成器 DDS PLL 杂散 相位噪声

作者: 房治国 唐小宏 王占平 渠丽娟

作者单位: 电子科技大学电子工程学院(成都)

会议类型: 国内会议

会议名称: 2003全国微波毫米波会议

会议地点: 上海

会议语种:中文

页码: 617-620

在线出版日期: 2003-11-01（万方平台首次上网日期，不代表论文的发表时间）