延时电路的VHDL设计

摘要：

VHDL语言现在已经成功地应用于硬件电路设计的模拟验证和综合优化等方面.本文首先采用了VHDL语言设计电路时采取的自顶向下的设计方法设计了数字电路经常用到的延时电路;而且以具体的延时电路设计分析了设计中所遇到的问题,并给出了解决方案.

关键词： 延时 触发器 计数器 VHDL 硬件电路

作者: 蒋贤哲 王莉

作者单位: 南京航空航天大学自动化学院(中国南京)

会议类型: 国内会议

会议名称: 中国自动化学会、中国仪器仪表学会2004年西南三省一市自动化与仪器仪表学术年会

会议地点: 成都

会议语种:中文

页码: 492-497

在线出版日期: 2004-10-01（万方平台首次上网日期，不代表论文的发表时间）