改进的过程、位平面双重并行分数位平面编码

摘要：

分数位平面编码是JPEG2000图像压缩国际标准中的核心技术之一,是影响JPEG2000编码速度的最关键部分.已有的位平面、过程双重并行(BPDP)的编码方法,可以大幅度提高编码速度.但是,加快编码速度的代价是电路结构复杂化、电路资源增加.本文提出一种改进的位平面、过程双重并行编码的电路结构,它在提高编码速度的同时,可以大幅度降低电路消耗,减少溢出周期,从而简化与后续算术编码器(AE)的接口.与BPDP相比,逻辑电路减少近45﹪,溢出周期平均降低约10﹪.

关键词： 分数位平面编码(FBP) JPEG2000 FPGA 图像压缩 电路结构 双重并行编码 电路结构 编码器

作者: 韩彦菊 许超 张益贞

作者单位: 北京大学视觉与听觉信息处理国家重点实验室(北京)

会议类型: 国内会议

会议名称: 2004中国通信集成电路技术与应用研讨会

会议地点: 杭州

会议语种:中文

页码: 49-55

在线出版日期: 2004-11-01（万方平台首次上网日期，不代表论文的发表时间）