20MSPS采样保持器S/H和采样频率上限的研究
文章(1)通过对模拟开关的实验测试 ,提出关于延时基本概念的深层次观点:检验电路系统中延时影响的标准,并不是该系统输入输出信号之间的延时值大小,而是该系统能否达到预期功能.(2)提出了一种改进结构的能够减小捕捉时间t〈,AC〉和跌落变化率的S/H电路,性能高达t<,AC>=20ns、t<,AP>=20ns,可以工作在20MSPS抽样频率对信号进行采样保持的场合.(3)报告了常规时序安排的带S/H采样系统中的一些重要数学关系:允许的输入信号最高频率f<,max>不仅受限于Nyquist采样定理,还受限于S/H的孔径时间t<,AP>;而t<,AP>主要受限于S/H电路中模拟开关的断开延时t<,OFF>.
延时估算 采样保持器 采样频率上限
王百鸣
深圳大学信息工程学院EDA技术中心(深圳)
国内会议
长沙
中文
401-406
2004-04-01（万方平台首次上网日期，不代表论文的发表时间）