一种新型硬件可配置公钥制密码协处理器的VLSI实现

摘要：

本文提出了一种新型的硬件可配置的密码协处理器,同时适用于GF(p)和GF(2<”m>)域,可以实现RSA和ECC两种目前主流的加密算法.同时又具备硬件可配置的特点,可以完成32到512位的模乘运算而无需对硬件做任何修改.本文的密码协处理芯片采用tsmc 0.35标准单元库综合,可以工作在100M时钟下,等效单元45K等效门,512位的模乘运算速度可以达到190kbit/s,一次233bit的点加运算只需18us.

关键词： 密码系统 协处理器 RSA ECC VLSI

作者: 陈超 曾晓洋 章倩苓

作者单位: 复旦大学专用集成电路与系统国家重点实验室(上海)

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第十八届年会

会议地点: 长沙

会议语种:中文

页码: 376-380

在线出版日期: 2004-04-01（万方平台首次上网日期，不代表论文的发表时间）