AES-CBC算法在安全路由器中硬件实现技术研究

摘要：

本文针对不能用流水线实现AES-CBC的技术瓶颈,利用Tomasulo算法的思想对加密解密核心电路进行优化,基于FPGA技术最大限度的提高了AES-CBC算法的并行处理能力.巧妙利用路由器建立SA和接收报文时间差,从根本上解决了AES密钥不完全对称影响解密速度的技术难题.并用Xilinx Vertex2Pro xc2vp2-ff672-5进行综合和仿真.加密解密速度均达到1Gbps以上,是目前国内外报道中AES-CBC实现速度最快的FPGA设计.

关键词： AES-CBC 路由器 Tomasulo算法 数据相关 结构相关 加密解密 核心电路 FPGA技术 AES密钥

作者: 朱金修 吴纯青 王勇军 赵国鸿

作者单位: 国防科学技术大学计算机学院(长沙)

会议类型: 国内会议

会议名称: 全国网络与信息安全技术研讨会”2004

会议地点: 北京

会议语种:中文

页码: 308-312

在线出版日期: 2004-08-01（万方平台首次上网日期，不代表论文的发表时间）