芯片的验证分析及测试流程优化技术

摘要：

本文针对一款采用0.18微米工艺流片的高性能通用处理器芯片进行了失效分析,并提出了一种针对失效分析结果的测试流程优化结果的测试流程优化算法.文章首先分析了不同测试项目对于该款处理器失效的发现能力,并得出一些结论.芯片失效分析的信息可以被整理成一个测试项目有效性表.利用该表作为基本的数据结构,并使用测试项目有效性和测试项目耗费时间的折衷作为启发式信息的优化算法,利用该算法生成的测试流程可以减少失效芯片的测试时间.该算法和动态规划算法相比,计算复杂度从O(dn2<”n>)降低到O(dn<2”>).文章最后用实验数据证明了所提出算法的有效性.

关键词： 失效分析 真速测试 动态规划算法 启发式搜索算法 芯片测试

作者: 韩银和 李晓维 罗飞茵 林建京 陈宇川 朱小龙

作者单位: 中国科学院计算技术研究所信息网络室(北京);中国科学院研究生院(北京) 北京市微电子技术研究所(北京) 泰瑞达科技有限公司(上海)

会议类型: 国内会议

会议名称: 全国第13届计算机辅助设计与图形学学术会议暨全国第16届计算机科学与技术应用学术会议

会议地点: 合肥

会议语种:中文

页码: 276-280

在线出版日期: 2004-08-01（万方平台首次上网日期，不代表论文的发表时间）