基于VHDL的ATM交换单元的输出缓冲设计

摘要：

输出缓冲是ATM交换结构缓冲设计中的主要部件,它可用于改善信元对资源的竞争问题.本文使用硬件描述语言VHDL设计了ATM交换单元的输出缓冲,并用Modelsim和Quartus对设计描述进行了仿真和综合.结合表明该设计满足系统设计要求,能够较好地解决ATM交换的出线竞争问题.

关键词： ATM交换 输出缓冲 VHDL 硬件描述语言

作者: 崔志刚 张雅绮 关欣

作者单位: 天津大学电子信息工程学院(天津)

会议类型: 国内会议

会议名称: 全国第二届DSP应用技术学术会议

会议地点: 北京

会议语种:中文

页码: 185-187

在线出版日期: 2004-08-01（万方平台首次上网日期，不代表论文的发表时间）