基于CPCI的双通道同步500MHz ADC采集存储板设计及实现

摘要：

该文就一种基于Compact PCI总线,采样时钟为500MHz,模拟输入带宽1G,双通道同步精度100ps,具有2M字节存储深度的高速采集存储板的设计原理和实现进行了详细介绍,并介绍了在绘制PCB时布局布线的一些心得与经验.

关键词： 高速数据采集 雷达信号 总线 AD芯片

作者: 张琦 高梅国 左佑

作者单位: 北京理工大学;国营第722厂

会议类型: 国内会议

会议名称: 中国电子学会电子对抗分会第十三届学术年会

会议地点: 广西桂林

会议语种:中文

页码: 382-389

在线出版日期: 2003-10-01（万方平台首次上网日期，不代表论文的发表时间）