基于CPLD的DMA方式高速数据采集电路的设计
本文介绍了一种基于CPLD高速数据采集系统,采用了在CPLD内部建立双端口RAM数据缓冲器的设计方法,叙述了在可编程逻辑器件CPLD中采用DMA技术的高速采集系统的组成和工作原理,给出仿真结果.本系统可对多通道进行DNA方式数据采集,对采样频率进行控制,能实现采集不同变化周期的信号.
高速数据采集 CPLD DMA 数据缓冲器 可编程逻辑器件
童晓阳 张百元
西南交通大学电气工程学院(四川成都)
国内会议
2003年全国高等学校电力系统及其自动化专业第十九届学术年会
成都
中文
1310-1314
2003-10-01(万方平台首次上网日期,不代表论文的发表时间)