芯片设计中时钟问题的探讨

摘要：

时钟电路的稳定是芯片可靠工作的首要条件.随着SoC的出现,在一个芯片上采用单一时钟几乎成为不可能.为此,在系统体系结构确立过程中,需要将设计划分成不同的时钟域,在同一个时钟域内使用同一时钟,不同的时钟域中可以使用不同的时钟.但由于不同时钟的频率和相位存在差异,因此在设计过程中就需要考虑不同时钟域之间数据通讯的同步问题.本文首先对四种常见时钟电路的稳定性进行了分析;接下来着重分析了不同时钟域间的信号同步问题,并详细介绍了几种可能情况下的解决方案.

关键词： 多时钟系统 时钟域 状态机 芯片设计

作者: 詹文法 张溯 周干民 周萌

作者单位: 合肥工业大学微电子设计研究所(合肥);安庆师范学院教育技术系(安徽安庆) 合肥工业大学微电子设计研究所(合肥)

会议类型: 国内会议

会议名称: 中国自动化学会第18届青年学术年会

会议地点: 安徽合肥

会议语种:中文

页码: 470-475

在线出版日期: 2003-07-01（万方平台首次上网日期，不代表论文的发表时间）