计算模型RAM(h)下的分块矩阵乘:分析与验证
本文提出了一个基于非一致存储访问开销存储层次的新计算模型RAM(h),并给出了在PIII 1GHz,PIV 1.5Ghz两种计算平台上对在该模型下六种形式分块矩阵乘的分析结果进行的实验验证.实验表明:我们的新模型对六种形式分块矩阵乘的分析结果与在2个实验平台上的实验结果几乎完全吻合;通过SimpleScalar 3.0/Alpha模拟器的模拟我们还发现,数据TLB不命中率和L1数据高速缓存不命中率几乎一样,在很多情况下甚至更严重并且会影响模型分析的精度,这说明在模型中加入对数据TLB存储访问行为的分析是很必要的,但必须考虑到这样做带来的模型分析复杂性的增加.对有指令级并行时计算模型下分析方法的研究和实验验证是我们将来的工作.
存储复杂性 分块矩阵乘 计算模型 软件开发
张云泉
中科院软件所并行计算实验室(北京);中科院计算机科学重点实验室(北京)
国内会议
香港
中文
61-69
2003-10-01（万方平台首次上网日期，不代表论文的发表时间）