基于堆栈效应的CMOS电路漏电流快速模拟
随着工艺的发展,功耗成为大规模集成电路设计领域中一个关键性问题.降低电源电压是减少电路动态功耗的一种十分有效的方法,但为了保证系统性能,必须相应地降低电路器件的阈值电压,而这样又将导致静态功耗呈指数形式增长,进入深亚微米工艺后,漏电功耗已经能和动态功耗相抗衡,因此,漏电功耗快速模拟器和低功耗低漏电技术一样变得十分紧迫.诸如HSPICE的精确模拟器可以准确估计漏电功耗,但仅仅适合于小规模电路.本文首先证实了CMOS晶体管和基本逻辑门都存在堆栈效应,然后提出了快速模拟器的漏电模型,最后通过对ISCAS85&89基准电路的实验说明了在精度许可(误差不超过3％)的前提下,本文的模拟器获得了成百倍的加速,对机器内存的需求量也获得很大降低.
漏电功耗 深亚微米工艺 BSIM漏电模型 堆栈效应
徐勇军 陈治国 骆祖莹 李晓维
中国科学院计算技术研究所信息网络室(北京) 中国科学院计算技术研究所信息网络室(北京);电子科技大学物理电子学院(成都) 清华大学计算机科学与技术系(北京)
国内会议
北京
中文
319-325
2003-09-01（万方平台首次上网日期，不代表论文的发表时间）