考虑串扰影响的时延测试

摘要：

超深亚微米工艺下,串扰的出现会导致在电路设计验证、测试阶段出现严重的问题.本文介绍了一个基于波形敏化的串扰时延故障测试生成算法.该算法以临界通路上的串扰时延故障为目标故障进行测试产生,大大提高了算法的效率.实验表明,以该算法实现的系统可以在一个可接受的时间内,对一定规模的电路的串扰时延故障进行测试产生.

关键词： 串扰 时延测试 波形敏化 临界通路 集成电路 测试生成算法

作者: 张月 李华伟 宫云战 李晓维

作者单位: 装甲兵工程学院信息工程系(北京) 中国科学院计算技术研究所网络室(北京)

会议类型: 国内会议

会议名称: 第十届全国容错计算机学术会议

会议地点: 北京

会议语种:中文

页码: 194-199

在线出版日期: 2003-09-01（万方平台首次上网日期，不代表论文的发表时间）