异步逻辑的可测试性设计技术

摘要：

可测试性设计(Design for Test,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种硬件逻辑,从而提高芯片可测试性.其中,异步逻辑的可测试性设计是一个重要的领域.本文介绍了异步逻辑可测试性设计的原理,包括降低设计方案可测试性的异步逻辑的种类,针对各类情况的解决方案,以及存储块周围阴影逻辑的可测试性设计.最后介绍了异步逻辑可测试性技术在一款芯片中的应用.

关键词： 可测试性设计 异步逻辑 扫描设计 测试点

作者: 吕涛 李晓维

作者单位: 中国科学院计算技术研究所(北京)

会议类型: 国内会议

会议名称: 第十届全国容错计算机学术会议

会议地点: 北京

会议语种:中文

页码: 105-109

在线出版日期: 2003-09-01（万方平台首次上网日期，不代表论文的发表时间）