一种并行CRC计算原理及FPGA实现

摘要：

CRC校验较奇偶校验、ECC校验在可靠性能、实现性能与代价等方面具有更好的实用性,并被广泛应用于TCP/IP网络中.为了提高并行计算机系统中高速互连网络的可靠性,本文对CRC并行计算与实现方法进行了研究,采用FPGA硬件实现了CRC-CCITT-16生成多项式下各种不同并行度(4位、8位、16位、32位)CRC表达式的计算,比较和分析了不同并行度下的CRC性能.

关键词： 循环冗余码 纠错码 奇偶校验码 生成多项式 并行度

作者: 金巍 肖立权

作者单位: 国防科技大学计算机学院

会议类型: 国内会议

会议名称: 第八届计算机工程与工艺全国学术年会

会议地点: 昆明

会议语种:中文

页码: 125-129

在线出版日期: 2003-08-10（万方平台首次上网日期，不代表论文的发表时间）