基于DSP+FPGA结构的高速数据采集模块

摘要：

在简要阐述了数据采集中实时信号处理的典型DSP+FPGA结构及其应用特点的基础上,论述了一种基于此结构的高速高精度数据采集模块的设计,详细阐明其高速并行A/D变换、数据缓存以及触发控制的原理.模块可实现12位分辨率,最高采样率200MSPS、1M字样值存储深度以及50MHz信号带宽的实时信号处理系统.

关键词： 实时处理 DSP 并行采样 缓存控制 数字信号处理器 数据采集

作者: 王志刚 师奕兵

作者单位: 电子科技大学自动化工程学院(成都)

会议类型: 国内会议

会议名称: 第七届”测量与控制在资源节约、环境保护中的应用”学术会议

会议地点: 沈阳

会议语种:中文

页码: 80-81

在线出版日期: 2003-09-01（万方平台首次上网日期，不代表论文的发表时间）