一种高速卷积编码技术及其Viterbi译码技术研究

摘要：

本文讨论了一种适合高速实现的并行处理卷积编码技术,并研究了相应的Viterbi译码技术.本文采用硬件描述语言(VHDL)设计了多种Viterbi译码器,仿真结果表明,单路Viterbi译码器能够实现最高达120Mbps以上的数据译码输出速率.以上研究工作为863研究课题中高速卷积编译码专用芯片的设计打下了良好的基础.

关键词： 卷积编码 并行处理 空间通信 译码器

作者: 潘长勇 丁锐 杨知行 房海东

作者单位: 清华大学

会议类型: 国内会议

会议名称: 中国空间科学学会空间探测专业委员会第十六次学术会议

会议地点: 广西北海

会议语种:中文

页码: 427-431

在线出版日期: 2003-10-01（万方平台首次上网日期，不代表论文的发表时间）