一种Viterbi译码器的FPGA实现

摘要：

本文介绍了Viterbi译码器的实现方法及其在卫星通信中的应用,给出了基于FPGA采用硬件全并行结构实现Viterbi译码器的一种方案及其实施效果.该方案满足了译码器的纠错性能、数据吞吐能力和延迟时间等方面的要求,成为宽带卫星通信中高速Viterbi译码器的一种可选方案.

关键词： 译码器 卫星通信 卷积码 信道编码 现场可编程栅阵列

作者: 吕娈 王拴荣 付文君 范忠范

作者单位: 中国科学院空间科学与应用研究中心

会议类型: 国内会议

会议名称: 中国空间科学学会空间探测专业委员会第十六次学术会议

会议地点: 广西北海

会议语种:中文

页码: 402-406

在线出版日期: 2003-10-01（万方平台首次上网日期，不代表论文的发表时间）