嵌入式数字锁相环的设计与实现

摘要：

介绍了应用VHDL技术设计嵌入式数字锁相环的方法,给出了系统仿真结果,并用可编程逻辑器件FPGA予以实现.该锁相环能够实现正交锁定或反相锁定,并具有控制灵活、锁定频率高和系统稳定性好等特点.

关键词： VHDL语言 数字锁相环 片上系统(SOC) FPGA 可编程逻辑器件

作者: 单长虹 孟宪元

作者单位: 南华大学电气工程学院(衡阳) 清华大学电子工程系(北京)

会议类型: 国内会议

会议名称: 2001嵌入式系统及单片机国际学术交流会

会议地点: 北京

会议语种:中文

页码: 679-683

在线出版日期: 2001-10-01（万方平台首次上网日期，不代表论文的发表时间）