集成电路抗ESD设计中的TLP测试技术

摘要：

本文介绍了一种研究器件和电路结构在ESD期间特性的新的测试方法-TLP法,该方法不仅可替代HBM测试,还能帮助电路设计师详细分析器件和结构在ESD过程中的运行机制,有目的的进行器件ESD保护电路的设计,提高器件的抗ESD放电水平.

关键词： ESD TLP 测试技术 HBM 集成电路

作者: 罗宏伟 师谦

作者单位: 西安电子科技大学;信息产业部电子五所 信息产业部电子五所

会议类型: 国内会议

会议名称: 中国电子学会可靠性分会第十一届学术年会

会议地点: 银川

会议语种:中文

页码: 244-247

在线出版日期: 2002-09-01（万方平台首次上网日期，不代表论文的发表时间）