EPIC中重命名逻辑的分析和设计

摘要：

作者使用FPGA.Adva-ritage5.2对寄存器重命名部件进行了设计,并对每一个模块都进行了测试.考虑到指令集的多种指标格式,该部件的设计相对繁琐.

关键词： EPIC 重命名逻辑 并行计算 体系结构 寄存器

作者: 邓晴莺 张民选

作者单位: 国防科学技术大学计算机学院(长沙)

会议类型: 国内会议

会议名称: 2002年全国计算机体系结构学术会议

会议地点: 秦皇岛

会议语种:中文

页码: 366-367

在线出版日期: 2002-08-22（万方平台首次上网日期，不代表论文的发表时间）