可测试性设计技术在一款通用CPU芯片中的应用
可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本.文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(Scan Design)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(Boundary Scan Design,简称BSD)等技术.这些技术的使用为该芯片提供了方便可靠的测试方案.
可测试性设计 扫描设计 CPU芯片
李华伟 李晓维 尹志刚 吕涛 何蓉晖
中国科学院计算技术研究所(北京)
国内会议
贵阳
中文
365-370
2002-08-20（万方平台首次上网日期，不代表论文的发表时间）