大容量缓存控制器的VHDL设计

摘要：

在高速的数据记录当中特别是在环境特别恶劣的情况下,一般需要大容量的缓存来防止数据的溢出,如果采用原理图门电路的方式来控制缓存的话,其设计将是非常复杂,但如果采用VHDL来设计的话,则有助于缩短设计周期、提高设计的可靠性和可维护性.

关键词： SRAM 状态机 VHDL 缓存控制器 数字记录仪

作者: 王豪强

作者单位: 信息产业部电子第52研究所

会议类型: 国内会议

会议名称: 第十二届全国抗恶劣环境计算机学术年会

会议地点: 深圳

会议语种:中文

页码: 146-149

在线出版日期: 2002-10-01（万方平台首次上网日期，不代表论文的发表时间）