系统芯片中低功耗测试的几种方法
在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域.在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多.测试期间的功耗会引发系统成本上升,可靠性降低,成品率下降.本文介绍低功耗测试技术中的一些基本概念,对已有的几种主要的降低测试功耗方法进行分析,最后指出低功耗测试技术的发展趋势和应解决的若干问题.
系统芯片 低功耗测试 测试生成 数字电路
蒋敬旗 周旭 李文 范东睿
中国科学院计算技术研究所(北京)
国内会议
上海
中文
73-79
2002-10-01（万方平台首次上网日期，不代表论文的发表时间）