Verilog RTL模型

摘要：

VLSI集成电路芯片测试技术正在向高层次测试推进,本文针对Verilog硬件描述语言,提出了一种在RTL(Register Transfer Language)级上的电路模型VRM.该模型着重于实际应用,可输出文本格式文件,便于开发实用的RTL级故障模拟和RTL级测试生成等软件.基于该模型,还实现了一个简单的RTL级逻辑模拟程序以验证VRM模型的可行性.

关键词： 硬件描述语言 RTL模型 逻辑模拟 高层次测试 门级测试

作者: 沈理

作者单位: 中国科学院计算技术研究所(北京)

会议类型: 国内会议

会议名称: 第二届中国测试学术会议

会议地点: 上海

会议语种:中文

页码: 1-6

在线出版日期: 2002-10-01（万方平台首次上网日期，不代表论文的发表时间）