异步时序电路测试生成的一种代数方法
(0) 该文提出了异步时序电路测试生成的一种新算法，这种算法建立在严格的开关理论基础上，对存在测试的故障一定可以求出它的测试，因此可以达到极高的故障覆盖率。文中假定故障模型为电路中引线上的逻辑值固定为0和为l（s-a-o，s-a-1）的单故障。介绍异步时序电路无故障及有指定故障时的带时间参数的布尔表达式的推导过程，由此建立测试码方程，并提出几个用于简化和求解测试码方程的定理，最后给出一个简单的例子，说明求测试的整个过程。
异步时序电路 测试生成 单固定故障 测试码方程 时间参数 布尔代数
魏道政
科学院计算技术研究所CAD开放实验室(北京)
国内会议
长沙
中文
9～15
1998-09-01（万方平台首次上网日期，不代表论文的发表时间）