基于组合逻辑电路的演化硬件设计

摘要：

该文简述了演化硬件的研究现状，并基于组合逻辑电路提出了演化硬件的变化染色体编码遗传算法，此编码策略的显著特点是编码结构紧凑，算法执行快束。算法应用于最小 分类网络的仿真模拟测试结果表明，该文提出的算法明显提高了演化速度，获得的结果电路规模小，结构紧凑。

关键词： 演化硬件 遗传算法 变长染色体 最小分类网络 组合逻辑电路 仿真模拟

作者: 杨怡伟 李元香

作者单位: 大学软件工程国家重点实验室

会议类型: 国内会议

会议名称: 2000年系统仿真技术及其应用学术交流会

会议地点: 合肥

会议语种:中文

页码: 445～449

在线出版日期: 2000-08-01（万方平台首次上网日期，不代表论文的发表时间）