VHDL语言在设计组合逻辑电路中毛刺的消除

摘要：

本文介绍了VHDL语言,以及我们在用VHDL语言设计组合逻辑电路时常碰到的毛刺现象.通过对毛刺现象的深入分析,揭示了它产生的机理,然后总结出了用VHDL设计程序时如何有效防止和消除毛刺的常用的几种方法.

关键词： VHDL语言 编程逻辑器件 组合逻辑电路 电路设计

作者: 杨祖亭 王维国 刘仲良 高守乐

作者单位: 兖矿集团杨村煤矿 徐州华讯科技有限公司

会议类型: 国内会议

会议名称: 第十二届全国煤矿自动化学术年会

会议地点: 北海

会议语种:中文

页码: 152-154

在线出版日期: 2002-07-01（万方平台首次上网日期，不代表论文的发表时间）