一种实时DSP系统的数据并行I/O模型
存储器带宽常常是高速产时DSP系统设计中的一个制约因素。在DSP处理器中，通常采用层次式存储结构，使用较小的高速内部存储器和较大的常规外部存储器，执行的程序代码和数据放在内部存储器上，大量的程序和数据放在外部存储器中，在程序执行需要时把程序和数据从外部存储器装入内部存储器中。这样，内部存储器和外部存储器之间的数据传输机制对实时DSP系统的性能有非常大的影响。如何实现DSO系统数据的并行访问，达到最大的数据I/O带宽，是DSP系统中的一个重要课题。首先以TI TMS320C6201 DSP为例，分析DSP处理器的存储结构，并结合”C6201的体系结构，提出一种基于PIng-Pong技术的数据并行I/O模型。
DSP 存储器系统 缓冲技术
章立生 韩冀中 韩承德
中国科学院计算技术研究所(北京)
国内会议
北京
中文
211～214
2000-11-08（万方平台首次上网日期，不代表论文的发表时间）