BP网络硬件实现的方法研究

摘要：

采用可编程逻辑器件,从硬件上构造出BP算法,实现全硬件的基于频率调制的多层神经网络.该网络的全硬件实现电路主要采用了以下若干单元电路,包括数字频率合成器、计数器、投票电路、线性反馈移位寄存器、误差脉冲发生器和微分器等.此外,BP网络的外围电路有频率数据发生器,权值存储器,训练控制电路等.以上电路在实现技术中是成熟可行的,且均采用数字电路,适合于大规模数字集成实现.

关键词： 可编程逻辑器件 BP网络 频率调制 多层神经网络 人工神经网络

作者: 王志勇 郑链 王克勇

作者单位: 北京理工大学机电工程学院(北京)

会议类型: 国内会议

会议名称: 中国宇航学会特种装备专业委员会第十次学术交流会

会议地点: 北京

会议语种:中文

页码: 220-223

在线出版日期: 2000-10-01（万方平台首次上网日期，不代表论文的发表时间）