用DES算法构造跳频码序列发生器的实现研究

摘要：

由于基于计数式TOD的跳频码序列产生算法实际上是对TOD这一特殊信息流序列的分组加密变换.我们建议使用DES算法构成的分组加密变换,所得到的跳频码序列发生器,在输出序列的均匀性、相关性、复杂性、游程、频隙滞留和FPGA上的可实现性等方面都能满足实际要求.这是一个值得也便于FPGA实现的跳频码发生器方案.

关键词： DES算法 跳频通信 统计检测 跳频码发生器

作者: 张申如 邓晓燕 汪泽焱 汪海洋

作者单位: 解放军理工大学通信工程学院

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第十六届年会

会议地点: 宁波

会议语种:中文

页码: 453-456

在线出版日期: 2001-05-01（万方平台首次上网日期，不代表论文的发表时间）