低功耗串行及并行数值比较器

摘要：

本文分析了数值比较器电路中存在的优先权,以及由此导致的电路内容冗余信号的产生.根据抑制冗余跳变可达到降低电路动态功耗的原理,本文应用冗余抑制技术对串行和并行数值比较器进行了从高位开始比较的新设计.PSPICE模拟证明所设计的电路能有效地降低电路功耗,并保持正确的逻辑功能.

关键词： 数字电路 低功耗串行 并行数值比较器 冗余抑制 超大规模集成电路 CMOS

作者: 卢仰坚 吴训威 汪鹏君

作者单位: 浙江大学信息与电子工程学系(杭州) 宁波大学电路与系统研究所(宁波)

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第十六届年会

会议地点: 宁波

会议语种:中文

页码: 309-314

在线出版日期: 2001-05-01（万方平台首次上网日期，不代表论文的发表时间）