基于FPGA技术的新型数字延迟器设计方案与实现

摘要：

本文介绍了一种基于FPGA技术和大容量SDRAM存储器技术的新型数字延迟器设计方案,详细对比了两种延迟器设计方案的技术和性价比.通过音频延时器作为例子展示了数字延迟器的一个设计方法.

关键词： 数字音频 现场可编程门阵列 数字延迟器 设计方法 SDRAM存储器

作者: 曾宪锋 吴淑泉 赖晓铮

作者单位: 华南理工大学电子与通信工程系(广东广州)

会议类型: 国内会议

会议名称: 2001中国通信专用集成电路设计与应用高级研讨会

会议地点: 北京

会议语种:中文

页码: 133-138

在线出版日期: 2001-07-01（万方平台首次上网日期，不代表论文的发表时间）