SDH设备时钟的FPGA实现
本文提出了一种新的SDH设备时钟的实现方法.该方法以大规模FPGA和数字信号处理算法为核心,运用数字相位法的量化和综合理论,将数字滤波的算法和其他的功能全部集成在单片FPGA上.本文给出了方案的实现框图,并对方案进行了仿真和实际测试.理论分析和测试结果表明该方案很好的满足ITU-T G.813建议的要求.该文的方案实现成本低,可以作为定时的模块嵌入到各种SDH设备中,从而大大提高系统的性价比.
光同步数字系列 设备时钟 现场可编程门阵列 锁相环
周联红 葛宁 冯重熙
清华大学电子工程系(北京)
国内会议
北京
中文
78-84
2001-07-01（万方平台首次上网日期，不代表论文的发表时间）