CMOS电路抗ESD可靠性设计

摘要：

本文针对国产CMOS电路存在的抗ESD水平不高的现状,通过对CMOS电路ESD失效样品的失效分析,找到了电路失效的关键部位,并对失效原因作了具体分析,提出了在输入/输出端口进行可靠性设计改进的技术,使CMOS电路的抗ESD能力达到2000V以上.

关键词： 可靠性设计 CMOS电路 抗静电放电

作者: 罗宏伟 俞德顺

作者单位: 信息产业部电子第五研究所分析中心 信息产业部电子第四十七研究所

会议类型: 国内会议

会议名称: 第九届全国可靠性物理学术讨论会

会议地点: 延安

会议语种:中文

页码: 87-90

在线出版日期: 2001-09-01（万方平台首次上网日期，不代表论文的发表时间）