CMOS集成电路用Φ6-8英寸外延硅材料
随着集成电路集成度不断提高,主流技术的集成电路已经发展到0.35微米或更小的水平,集成 成电路对硅材料表面晶体完整性、吸杂特性等提出了更高的要求,P/P<”+>、N/N<”+>结构的硅外延材料,有效消除了硅抛光片表面的晶体原生缺陷(COP”S),并具有高效的吸杂能力,更有利于提高亚微米集成电路的芯片成品率和器件可靠性.本文主要报导了φ6英寸CMOS硅外延材料的研究开发及集成电路应用成果,并对φ8英寸P/P<”->硅外延材料进行了初步探索研究.
硅外延片 集成电路 外延生长
王启元 林兰英 何自强 龚义元 蔡田海 郁元桓 何龙珠 高秀峰 王建华 邓惠芳
中国科学院半导体研究所,材料科学中心 中国科学院微电子中心(北京)
国内会议
昆明
中文
21-25
2001-04-12（万方平台首次上网日期，不代表论文的发表时间）