80C186XL嵌入式系统中DRAM控制器的CPLD解决方案

摘要：

本文介绍了怎样在嵌入式CPU 80C186XL DRAM刷新控制单元的基础上,利用CPLD技术和80C186XL的时序特征设计一个低价格,功能完整的DRAM控制器的设计方法,并采用VHDL语言编程实现.

关键词： 刷新控制单元(RCU) DRAM控制器 状态机 CPLD VHDL语言 嵌入式计算机系统

作者: 黄深喜 彭少春 杨安平

作者单位: 湖南计算机股份有限公司(长沙) 长沙电力学院(长沙)

会议类型: 国内会议

会议名称: 第七届计算机工程与工艺学术年会

会议地点: 太原

会议语种:中文

页码: 234-238

在线出版日期: 2001-08-01（万方平台首次上网日期，不代表论文的发表时间）