CMOS电路上升/下降时间研究
本文分析了CMOS电路在非理想输人情况下的输出上升/下降时间特性,通过理论分析得到了输出上升/下降时间随输入上升/下降时间变化的关系曲线。在此基础上得到了一个比较简单的线性近似计算公式,并且通过HSPICE电路模拟验证了此公式的有效性。实验结果说明在一般情况下输出上升/下降时间随输入的变化是比较缓慢的。
CMOS电路 上升/下降时间 HSPICE
朱宁 周润德 羊性滋
大学微电子所(北京)
国内会议
北京
中文
391~394
1998-09-01(万方平台首次上网日期,不代表论文的发表时间)