模拟集成电路可测试性设计的一个可行方案
该文所提议的模拟ＩＣ可测试性设计的一个可行方案，是对具体进行可测试性设计的一个模拟ＩＣ首先在软件上试行满足特定条件的分解，即按模拟电路故障诊断中完全符合可测试性原理的一种方法，即元件值辨识求解法求解，可是一般应按在允可的弱讯号单激励条件下分别进行求解，务求邻近激励节点的子电路内电压响应均足够大，并且各子电路均测节点，有利减少今后尚需内置的多路置的多路器（Ｍｕｌｔｉｐｌｅｘｅｒ，ＭＵＸ）而仍能保证其足够的可观测性。这样在硬件上再完成专用激励端口及内置ＭＵＸ后，当可充分应用当今开发中的交流约瑟夫逊电压标准，实现模拟ＩＣ的可测试性设计并可测试得所有元件的真实值。
模拟集成电路可测试性设计 交流约瑟夫逊电压标准 模拟电路 可控制性 可观测性 可测试性 多路器技术
赵国南
电子工业学院微电子CAE研究所
国内会议
武汉
中文
56～60
1999-10-01（万方平台首次上网日期，不代表论文的发表时间）