神经网络图像处理机的小型化研究

摘要：

本文结合实验研究工作,概述了在对分立元件构成的神经网络图像处理机进行小型化研究过程中的若干重要问题.该研究选用MACH CPLD可编程逻辑器件,主要考虑CPLD型号选择;电路原理、接口设计的可调整性;器件的适配;理想测试点的设计;以及如何对原信号线进行重新命名与总线组合,以养活资源开销、提高工作效率等.上述问题的正确解决,保证了大规模数字电路能可靠地实现小型化.

关键词： 可编程逻辑器件 宏单元 PCB 集成小型化

作者: 王志勇 郑链 王克勇

作者单位: 北京理工大学机电工程学院(北京)

会议类型: 国内会议

会议名称: 中国兵工学会第10届测试技术研讨会

会议地点: 合肥

会议语种:中文

页码: 604-607

在线出版日期: 2000-08-01（万方平台首次上网日期，不代表论文的发表时间）