高清晰度电视视频解码器后处理单元的研制

摘要：

该文介绍了国家“九五”高清晰度电视(HDTV)科技攻关项目的视频解码器视频后处理单元的设计。该系统采用现场可编程门阵列(FPGA)芯片完成视频后处理的色度内插、彩色矩阵变换电路的高速数字信号处理(DSP)运算，采用分布式全并行算法实现了关键的高速二进制补码乘法器，并将数字红绿蓝分量信号经数/模变换和视频驱动送入高清晰度电视监示器，系统工作频率达到54MHz。

关键词： 高清晰度电视 视频解码器 后处理单元 数字后处理

作者: 陈仕东 柴振明

作者单位: 科学院电子学研究所

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第十四届年会

会议地点: 福州

会议语种:中文

页码: 298～301

在线出版日期: 1998-04-01（万方平台首次上网日期，不代表论文的发表时间）