CMOS组合逻辑电路总剂量最劣试验条件研究
本文研究了CMOS 组合逻辑电路总剂量诱导逻辑失效的激发条件,分析了电路底层器件失效机理与电路辐射损伤表征的相互关系,建立了电路节点辐射敏感节点和敏感路径甄别技术,提出了总剂量最劣试验条件(辐射输入偏置和测试输入偏置组合)的产生方法。从辐射感生氧化物陷阱电荷和界面态形成的物理机制出发,建立了MOS 器件总剂量辐射损伤模型,并利用HSPICE 软件实现了CMOS 电路的总剂量效应仿真,解决了电路节点电场影响和实时性仿真问题,HSPICE 理论模拟结果验证了总剂量最劣试验条件产生方法的正确性。
总剂量 氧化层陷阱电荷 最劣试验条件 HSPICE
何宝平 姚志斌 马武英 王祖军 盛江坤
强脉冲辐射环境模拟与效应国家重点实验室,西北核技术研究所,西安710613
国内会议
兰州
中文
1-5
2016-07-19（万方平台首次上网日期，不代表论文的发表时间）